module inc17fex(input in_f1,
                input [2:0] in_f2,
                input [3:0] in_f3,
                input [4:0] in_f4,
                input [5:0] in_f5,
                input [6:0] in_f6,
                input [7:0] in_f7,
                input [8:0] in_f8,
                input [9:0] in_f9,
                input [10:0] in_f10,
                input [11:0] in_f11,
                input [12:0] in_f12,
                input [13:0] in_f13,
                input [14:0] in_f14,
                input [15:0] in_f15,
                input [16:0] in_f16,
                input [17:0] in_f17,
               output out_f1,
                output [2:0] out_f2,
                output [3:0] out_f3,
                output [4:0] out_f4,
                output [5:0] out_f5,
                output [6:0] out_f6,
                output [7:0] out_f7,
                output [8:0] out_f8,
                output [9:0] out_f9,
                output [10:0] out_f10,
                output [11:0] out_f11,
                output [12:0] out_f12,
                output [13:0] out_f13,
                output [14:0] out_f14,
                output [15:0] out_f15,
                output [16:0] out_f16,
                output [17:0] out_f17);

assign out_f1 = ~in_f1;
assign out_f2 = (in_f1) ? {in_f2[1:0],in_f2[2]} : in_f2;
assign out_f3 = (in_f1 && in_f2[2]) ? {in_f3[2:0],in_f3[3]} : in_f3;
assign out_f4 = (in_f1 && in_f2[2] && in_f3[3]) ? {in_f4[3:0],in_f4[4]} : in_f4;
assign out_f5 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4]) ? {in_f5[4:0],in_f5[5]} : in_f5;
assign out_f6 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5]) ? {in_f6[5:0],in_f6[6]} : in_f6;
assign out_f7 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6]) ? {in_f7[6:0],in_f7[7]} : in_f7;
assign out_f8 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6] && in_f7[7]) ? {in_f8[7:0],in_f8[8]} : in_f8;
assign out_f9 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6] && in_f7[7] && in_f8[8]) ? {in_f9[8:0],in_f9[9]} : in_f9;
assign out_f10 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6] && in_f7[7] && in_f8[8] && in_f9[9]) ? {in_f10[9:0],in_f10[10]} : in_f10;
assign out_f11 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6] && in_f7[7] && in_f8[8] && in_f9[9] && in_f10[10]) ? {in_f11[10:0],in_f11[11]} : in_f11;
assign out_f12 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6] && in_f7[7] && in_f8[8] && in_f9[9] && in_f10[10] && in_f11[11]) ? {in_f12[11:0],in_f12[12]} : in_f12;
assign out_f13 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6] && in_f7[7] && in_f8[8] && in_f9[9] && in_f10[10] && in_f11[11] && in_f12[12]) ? {in_f13[12:0],in_f13[13]} : in_f13;
assign out_f14 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6] && in_f7[7] && in_f8[8] && in_f9[9] && in_f10[10] && in_f11[11] && in_f12[12] && in_f13[13]) ? {in_f14[13:0],in_f14[14]} : in_f14;
assign out_f15 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6] && in_f7[7] && in_f8[8] && in_f9[9] && in_f10[10] && in_f11[11] && in_f12[12] && in_f13[13] && in_f14[14]) ? {in_f15[14:0],in_f15[15]} : in_f15;
assign out_f16 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6] && in_f7[7] && in_f8[8] && in_f9[9] && in_f10[10] && in_f11[11] && in_f12[12] && in_f13[13] && in_f14[14] && in_f15[15]) ? {in_f16[15:0],in_f16[16]} : in_f16;
assign out_f17 = (in_f1 && in_f2[2] && in_f3[3] && in_f4[4] && in_f5[5] && in_f6[6] && in_f7[7] && in_f8[8] && in_f9[9] && in_f10[10] && in_f11[11] && in_f12[12] && in_f13[13] && in_f14[14] && in_f15[15] && in_f16[16]) ? {in_f17[16:0],in_f17[17]} : in_f17;

endmodule